Программно-аппаратное ядро демодулятора DVB-S предназначено для использования в проектах, использующих интегральные микросхемы фирмы Xilinx 7-серии.
IP-ядро позволяет реализовать демодулятор DVB-S со скоростями от 1 МБод до 80 МБод (в зависимости от типа микросхемы).
Подробнее
IP - ядра
Компания АВВИС занимается разработкой IP-ядер, которые можно использовать в самых разных проектах, с применением программируемых интегральных логических микросхем фирмы XILINX. Данные IP-ядра впоследствии задействуются при цифровой обработке сигналов (ЦОС) в системах профессиональной связи.
Что такое IP-ядро
IP-ядро (Intellectual Property Core) является логическим сегментом или блоком данных, используемым в ПЛИС и решающим порученные ему задачи. С помощью программных средств реализуется выбранный компонент будущей системы, что облегчает организацию самой системы в дальнейшем.
IP-ядро в ПЛИС должно реализовать определенную законченную функциональность. Это может быть центральное процессорное устройство, Ethernet-контроллер, PCI-интерфейс и многое другое.
АВВИС представляет IP-ядра, ориентированные на использование в проектах цифровой обработки сигналов на основе ПЛИС для систем профессиональной связи. Разработки отлично зарекомендовали себя на практике, доказав свою функциональность и надежность.
Программно-аппаратное ядро демодулятора DVB-S2 предназначено для использования в проектах, использующих интегральные микросхемы фирмы Xilinx 7-серии.
IP-ядро позволяет реализовать демодулятор DVB-S2 со скоростями от 1 МБод до 80 МБод (в зависимости от типа микросхемы).
Подробнее
IP-ядро позволяет реализовать демодулятор DVB-S2 со скоростями от 1 МБод до 80 МБод (в зависимости от типа микросхемы).
Подробнее
Программно-аппаратное ядро демодулятора NS3 предназначено для использования в проектах, использующих интегральные микросхемы фирмы Xilinx 7-серии.
IP-ядро позволяет реализовать демодулятор NS3 со скоростями от 1 МБод до 80 МБод (в зависимости от типа микросхемы).
Подробнее
IP-ядро позволяет реализовать демодулятор NS3 со скоростями от 1 МБод до 80 МБод (в зависимости от типа микросхемы).
Подробнее
Программно-аппаратное ядро декодера DVB-S предназначено для использования в проектах, использующих интегральные микросхемы фирмы Xilinx 7-серии.
IP-ядро позволяет реализовать декодер DVB-S со скоростями от 1 МБод до 80 МБод (в зависимости от типа микросхемы).
Подробнее
IP-ядро позволяет реализовать декодер DVB-S со скоростями от 1 МБод до 80 МБод (в зависимости от типа микросхемы).
Подробнее
Программно-аппаратное ядро декодера DVB-S2 предназначено для использования в проектах, использующих интегральные микросхемы фирмы Xilinx 7-серии.
IP-ядро позволяет реализовать декодер DVB-S2 со скоростями от 1 МБод до 80 МБод (в зависимости от типа микросхемы).
Подробнее
IP-ядро позволяет реализовать декодер DVB-S2 со скоростями от 1 МБод до 80 МБод (в зависимости от типа микросхемы).
Подробнее
Программно-аппаратное ядро декодера NS3 предназначено для использования в проектах, использующих интегральные микросхемы фирмы Xilinx 7-серии.
IP-ядро позволяет реализовать декодер NS3 со скоростями от 1 МБод до 80 МБод (в зависимости от типа микросхемы).
IP-ядро позволяет реализовать декодер NS3 со скоростями от 1 МБод до 80 МБод (в зависимости от типа микросхемы).
Программно-аппаратное ядро передачи данных RapidIO предназначено для использования в проектах, использующих интегральные микросхемы фирмы Xilinx 7-серии.
IP-ядро позволяет реализовать интерфейс RapidIO-duplex (со скоростями 1.25, 2.5 и 5 Гбит).
Подробнее
IP-ядро позволяет реализовать интерфейс RapidIO-duplex (со скоростями 1.25, 2.5 и 5 Гбит).
Подробнее
Программно-аппаратное ядро передачи данных SATA предназначено для использования в проектах, использующих интегральные микросхемы фирмы Xilinx 7-серии.
IP-ядро позволяет реализовать интерфейс SATA запись/чтение (со скоростями 1.5, 3 и 6 Гбит).
IP-ядро позволяет реализовать интерфейс SATA запись/чтение (со скоростями 1.5, 3 и 6 Гбит).
Программно-аппаратное ядро передачи данных 10Gbit-PCS/PMA предназначено для использования в проектах, использующих интегральные микросхемы фирмы Xilinx 7-серии с высокоскоростными приемопередатчиками.
IP-ядро позволяет реализовать интерфейс 10Gbit-PCS/PMA.
IP-ядро позволяет реализовать интерфейс 10Gbit-PCS/PMA.
Программно-аппаратное ядро передачи данных 10Gbit-XAUI предназначено для использования в проектах, использующих интегральные микросхемы фирмы Xilinx 7-серии с высокоскоростными приемопередатчиками.
IP-ядро позволяет реализовать интерфейс 10Gbit-XAUI.
IP-ядро позволяет реализовать интерфейс 10Gbit-XAUI.
Программно-аппаратное ядро предназначено для использования в проектах, использующих интегральные микросхемы фирмы Xilinx 7-серии с подключенной памятью типа DDR3, DDR4.
IP-ядро позволяет реализовать чтение из памяти и запись в память.
IP-ядро позволяет реализовать чтение из памяти и запись в память.
Программно-аппаратное ядро предназначено для использования в проектах, содержащих контроллер фирмы Cypres USB3014.
IP-ядро обеспечивает высокоскоростную передачу данных из внешней шины, а также работу с интерфейсами SPI, I2C.
IP-ядро обеспечивает высокоскоростную передачу данных из внешней шины, а также работу с интерфейсами SPI, I2C.